培训报名：功能安全培训牛喀在线活动报名
凭借共通的开发环境和语言，系统设计与测试整合的目标可望实现。由于过去系统设计与测试使用的工具与程序语言迥异，造成系统开发人员难与测试团队沟通。如今，已有系统设计工具和软件可同时运用于开发及测试阶段，将有助提升产品开发效率。
很久以前人们便预测，未来的设计与测试会相互结合--在完整的系统设计流程中，这两种一向井水不犯河水的功能会整合在一起。只要纳入符合设计的测试定义与实作，整合两者的好处可说是显而易见，不仅能缩短上市时间，还可以提高整体质量。这些测试台可于系统设计流程中重复使用，因其包含模拟、实作，以至于最终系统部署等步骤。
为确实整合设计与测试作业，尤其是针对射频(RF)通讯等较为复杂的功能，系统设计软件与所选语言必须能同时针对测试与实作作业，在整个设计周期中有效运作。
一般而言，用于仿真/设计系统的工具与技术不同于运用在实作系统的工具与技术。此外，设计/实作专用的工具和语言也不同于测试工具和语言。这样一来，便需要不同的团队，各有各的职责与工具，所以不仅会提高沟通的难度，也会因此降低设计与测试作业中重复使用程序代码的流畅度。
以上这些情况都会有损设计/测试相互整合的好处，因此理想的系统设计软件一定要提供可同时用于模拟、实作、测试的单一语言，并且尽量重复使用所有的设计函式与相位。
传统做法枝节横生
一般来说，如果特定工具能同时用于设计流程的各种相位与函式，是因为这种工具会尽量减少每个相位与函式间的阻碍，而非建立通用的环境和语言。例如，在新兴RF通讯标准的开发流程中，通讯系统设计专家可能会仅以表达式与数学的角度出发，进而制作模型并仿真通讯串流。
如要测试此模型，设计人员可能会建置自己的测试台，但假若是针对业界标准的通讯协议，就可能会重复使用合格的测试台。一旦能确实符合设计函式，设计作业就算告一个段落，实作团队会接手表达式，并且动手将数学表达式编译成实作表达式，这时通常会根据相关的执行需求来决定该使用ANSIC或硬件描述语言(HDL)(图1)。
图1「V」程序图通常用来代表理想的设计、实作、测试流程。在整个「V」程序图中一律使用某种系统设计语言，这样做不仅能有效重复运用相关知识和表达式，也可以减少编译错误，同时缩短发现错误并加以修正的时间。
此外，测试台本身也须要经过编译。这项工作需要另一个不同职能的团队负责，而且编译过程中如果出现任何遗漏，经常会造成新的错误，也可能会缩小测试范围。如果初始编译层不够复杂，就必须从头设计或甚至会发现其他实作错误，让整个情况雪上加霜。设计表达式无法衔接实作流程，会进一步推迟发现错误并加以修正的时程。
为缓和这类问题，许多工具都加入自动产生程序代码的步骤，进而提高模拟程序代码编译成ANSIC或HDL的速度。虽然这么做有助于加速迁移至处理器或现场可编程门阵列(FPGA)，却无法避免系统部署与除错等需求，这必须交由熟悉ANSIC或HDL的人员负责；即便原始设计并不完美，但自动产生的程序代码可能也有某种缺陷。
图形化软件提供单一工具方法
市面上有众多的系统软件，以产品时程的观点来看，图形化软件所提供的成效确实可以大幅协助工程师缩短测试时间，以美商国家仪器(NI)LabVIEW系统设计软件为例，此软件提供全然不同的选择，通讯设计人员可在制作通讯串流模型与直接实作测试台时一并使用。如果系统设计人员对设计与测试成果感到满意，即可将设计表达式直接用于处理器或FPGA以便进行实作。
从早期探索性质的设计时间开始，一直到最终的实作阶段，系统设计人员都能使用相同的环境、表达式、除错与测试方法。这样一来，即可有效重复使用相关知识和表达式，也可以减少编译错误，同时缩短发现错误并加以修正的时间。
至于纯函式的数字信号处理(DSP)类型表达式，系统设计人员可以超高速度实作表达式并加以除错，这是连续时域模拟方式所望尘莫及的。至于针对FPGA的设计仿真作业，还能进一步突显这项好处。
提供RF通讯设计测试弹性
针对RF应用整合设计与测试作业的议题，通讯设计也为这种趋势带来某种程度的复杂问题。最重要的是，若要测试RF接收器，必须先建置传输器，如果想测试传输器，又得先建置接收器。
一般来说，这些测试器的信号与量测特性必须胜过设计本身的相关特性。此外，RF通讯方法与标准日新月异，因此测试器的弹性与速度也必须与时俱进。所以就RF领域而言，理想的测试仪器必须能快速重复使用传输/接收DSP表达式，同时具有最优异的效能与弹性(图2)。
图2NIPXIe-R向量信号收发器的架构能够模拟使用者可修改的DSP区块，并且部署至主机或装置韧体。另一个输入/输出与内存接口都可修改，进而弥补表达式设计的不足。
制作这类测试器的传统方式为打造固定功能的仪器，以便量测/测试特定的通讯类别。若要确实整合设计与测试作业，除了测试流程、测试台、附属装置等必须纳入设计流程外，最理想的状况则是设计和测试作业能与实际硬件和信号共同运作，而不只是模拟。
其中转换的关键，以及从表达式设计到最终部署(无论是设计本身或测试器)常见的困难，就是适当整合实际时间与更重要的硬件输入输出(I/O)及信号校准。一般就设计与测试函式而言，DSP表达式设计人员不同于可实作装置韧体(包含I/O整合)的团队。
通过向量信号收发器与这种LabVIEW可配置输入输出(RIO)可程序化装置，提供可重新设定功能、弹性优异的RF硬件平台，其中包含充分优化的IP区块。这些区块有助于掌握常见的复杂问题，例如高速模拟/数字(A/D)与数字/模拟(D/A)整合信号校准功能，以及直接内存访问(DMA)数据串流至主机处理器与高速内建内存。
此种已纳入向量信号收发器的硅智财(IP)可处理三项非常重要的基本特性。首先，此IP可在桌面计算机执行仿真作业，所以能在表达式设计流程中使用。再来，必要时原始码可用于参考与修正。最后，如先前所述，可以顺利改用于实际的实时执行作业。
设计/开发/部署整合势在必行
如要打造出从表达式到部署一手包办的完整系统设计流程，必须全面综合软硬件的相关概念。软件必须纳入适当的时程、I/O与DSP表达式IP。这个IP不只须要在模拟阶段执行，同时也必须在设计时间中快速执行功能除错，最后再把测试与设计程序代码从桌面计算机环境迁移至可重新程序化的部署硬件内。
个人所开发的表达式与测试就是关键IP，而系统设计工具的任务就是让用户随时都可以重复使用相同的IP，原始设计与最终实作几乎没有差异，借此提高用户的生产力。若要达成这样的目标，就只能仰赖专为实作而设计的系统设计软件，这种软件具有开放式且可重复使用的基础区块，此外还搭配迭代设计流程专属的可重设硬件。慎选系统设计软件加上具有RIO功能的向量信号收发器，绝对能让使用者如虎添翼。
本文由牛喀网整理发布，转载请注明出处